![[PukiWiki]](image/pukiwiki.png "[PukiWiki]")
2010/03/22からのアクセス回数 2237
このページは、木村真也さんが、トランジスタ技術2007年12月ごうから2008年 12月号までに連載されたHDLの基礎講座のおさらい記録です。
2006年4月号のトラ技付録のCPLD (MAX II)とHDL BASIC用に販売された実験基板 HDL-CQ1を使ってVerilogの使い方をおさらいします。
作業をして、気づいたこと。
すごいと思った点、
// active level conversion to positive logic
assign LED_N = ~led;
assign SEG_N = ~seg;
assign SEGSEL_N = ~segsel;
assign H_SYNC_N = ~H_sync;
assign V_SYNC_N = ~V_sync;
// core module instantiation or additional logic
assign led = SLDSW;
とあり、ここで正論理と負論理の反転をし、文中では
と表現していることに注意です。
皆様のご意見、ご希望をお待ちしております。
